Goooooood

차세대 컴퓨팅

Ⅰ. 폰노이만 아키텍처와 하버드 아키텍처 비교항목폰 노이만 구조하버드 구조개념도개념- 명령어와 데이터를 모두 같은 메모리에 저장하는 구조- 명령어와 데이터를 서로 다른 메모리에 저장하는 구조처리 방식- 특정 주소 지점부터 실행- 명령어아 데이터 구분 없음- 명령어와 데이터 구분 기반- 메모리 동시 접근 수행 가병목현상- 발생 가능- 발생 불가능하드웨어 구조- 단순- 복잡구현 비용- 낮음- 높음명령어 코드 변경- 가능- 불가능주 사용 ISA- CISC (Complex Instruction Set Computer)- RISC (Reduced Instruction Set Computer)장점- 구조가 단순, 구현 쉬움- 구현 비용이 낮음- 병목 현상 빠른 해결- 소형 CPU, 임베디드에 유리단점- 병목현상 발..

가상메모리

Ⅰ. 컴퓨터 구조 가상 메모리의 개요가. 가상 메모리의 정의개념도정의- 프로그램이 실제 물리적 메모리의 크기와 관계 없이 주소를 사용할 수 있도록 가상 기억 공간을 제공하는 메모리 관리 기법 나. 가상 메모리의 필요성필요성설명멀티 프로그래밍- 주기억장치의 크기에 제한을 받지 않으므로 효육적 프로그래밍 가능동적 공유- 다수의 사용자에 의한 메인 메모리 동적 공유 가능분할 관리- 프로그램의 부분 적재를 통한 실행 환경 제공제한 탈피- 프로그램을 메인 메모리보다 더 크게 작성 가능  Ⅱ. 가상 메모리의 구성 기법구성 기법구분상세 설명페이징(Paging)개념도설명- 물리 메모리를 고정 크기의 페이지로 나누고, 가상 메모리도 고정 크기의 페이지로 나눠 매핑하는 기법특징- 페이지 크기가 일정하고, 내부 단편화를 줄..

SSD FTL(Flash Translation Layer)

Ⅰ. FTL의 개요개념도개념- 운영체제에서 사용하는 파일 시스템의 논리 섹터 주소를 SSD의 물리 블록과 페이지 주소로 변환하는 계ㅊ- SSD는 운영체제의 파일시스템 호환성 지원을 위해 FTL 통한 논리적 섹터 지원 Ⅱ. FTL 구성 계층 및 구성 요소가. FTL 구성 계층- FTL은 OS 파일시스템의 섹터 주소와 NAND Flash 장치 블록 주소를 맵핑 나. FTL의 계층 설명계층설명STL(SectorTranslationLayer)- Address Mapping: 파일 시스템으로부터의 논리적 주소를 NAND Flash의 물리적 주소로 매핑- Garbage Collection: 무효화된 페이지 포함하는 블록 선택하여 유효한 페이지는 다른 블록에 복사 후 블록 삭제BML(Bad-blockManagemen..

캐시 메모리

Ⅰ. 캐시메모리 주소 매핑(mapping)가. 캐시 메모리 주소 매핑의 개념 및 필요성개념- 주기억장치와 캐시기억장치 사이에서 임의의 블록을 지정된 캐시기억장치 블록에 기억시키는 방법필요성- 캐시 메모리가 메인 메모리에 비해 작은 용량을 가져 효율적인 캐시 메모리 활용을 위해 필요 나. 주소 매핑 방식방식구분세부 내용직접 사상개념도설명- 메모리 블록들이 지정된 캐시 라인으로만 적재- H/W 구조 간단하고 구현 비용 저렴- 라인 공유 중인 블록 적재 시 Swap-out 발연관 사상 개념도설명- 메모리 블록 적재 시 캐시 라인이 정해지지 않음- 신규 적재 시 캐시 라인 선택 자유, 적중률 향상- H/W 구조가 복잡하고 구현 비용이 높음집합연관 사상개념도설명- 메모리 블록 그룹이 하나의 세트로 공유- 메모리 ..

메모리 인터리빙

Ⅰ. 병렬 메모리 접근, 메모리 인터리빙의 개념- 메모리 접근 시간을 최소화하기 위해 여러 모듈로 나눈 메모리에 동시 접근하는 기법  Ⅱ. 메모리 인터리빙 활용 방식가. 상위 인터리빙 방식- 모듈들에 순차 지정 방식- 상위비트: 모듈 선택 신호- 하위비트: 기억 장소 선택- 장점: 에러시 한 모듈만 영향- 단점: 같은 모듈 동시 접근 어려움 나. 하위 인터리빙 방식- 기억장치 주소가 모듈 단위- 하위 비트: 모듈 선택 신호- 상위 비트: 모듈 내 기억 장소- 장점: 다수 모듈 동시 동작- 단점: 구조 변경 불가, 에러 전파 다. 혼합 인터리빙 방식- 기억장치 모듈을 뱅크로 그룹화- 뱅크 선택시 상위 인터리빙- 뱅크 내 모듈 간 하위 인터리빙- 장점: 상/하위 인터리빙 단점 해결- 단점: 구현 복잡하고 어..

FTS(Fault Tolerant System) / HA(High Availability)

Ⅰ. FTS와 HA의 개념 비교FTSHA- 하드웨어 또는 소프트웨어의 결함, 오류,오동작 등의 발생에도 설계상 명시된 기능 지속 수행 가능한 시스템- 두 대 이상의 시스템을 하나의 클러스터로 묶어서 시스템 장애시 Failover로 서비스 중단 피해 최소화하는 매커니즘  Ⅱ. FTS와 HA 상세 비교구분FTSHAFailover Time0초30~300초동시성 유지보수필요불필요시스템 비용10~20배2배이상어플리케이션제한적범용 제품운영체제전용 OS범용 OS하드웨어전용 하드웨어범용 하드웨어특징- 오류 발생에도 전체 시스템 정상 동작- 시스템 장애 감지 및 자체 복구- 오류 발생에도 일부 시스템 정상 동작- 시스템 장애 복구 및 예방 전략예시- 클러스터링- RAID- 데이터베이스 미러링- 서버 클러스터링- 로드 밸..

선점형 CPU 스케쥴링

Ⅰ. 정해진 규칙에 의해 CPU 자원 선점, 선점형 스케쥴링 개념- 프로세스가 CPU 차지하고 있을 때, 우선 순위가 높은 다른 프로세스가 현재 프로세스를 중단시키고 자신이 CPU를 차지할 수 있는 스케쥴링 Ⅱ. 선점형 스케쥴링 종류 및 상세 설명가. 선점형 스케쥴링 종류 나. 선점형 스케줄링 상세 설명구분개념도설명라운드 로빈- FCFS 방식으로 프로세스 대기큐에 저장- 할당 시간 완료시 대기큐 마지막 이동SRT(ShortestRemainingTime)- 기본적으로 라운드 로빈 구조 사용- 큐 순서보다 남은 작업 시간 순서 고Multi-LevelQueue- 작업을 나누어 다수의 큐를 이용- 준비 상태 큐를 여러 종류로 분할- 다른 큐로 작업 이동 불가Multi-LevelFeedback Queue- 프로세..

Memory Management Unit (MMU)

Ⅰ. 메모리 주소 변환 장치, MMU의 개요가. MMU의 개념- CPU와 Cache 사이 불연속적 메모리 주소를 논리적 연속된 가상 주소로맵핑하는 관리 장치 나. MMU의 역할- 주소 변환- 실제 메모리와 가상 메모리의 주소 변환- 메모리 보호- 각 영역 간 읽기/쓰기 침범 차단 역할- 주소 변환과 메모리 보호 이외에도 캐시 관리, 버스 중재 등 역할 수행 Ⅱ. MMU 주요 기능 및 주소 변환 과정가. MMU의 주요 기능주요 기능설명주소 변환- 가상 메모리 주소를 물리 주소로 변환특권 통제- 사용자 프로그램에서 커널 영역 침법 차단캐시 통제- 캐시 가능 영역과 불가 영역 설정읽기/쓰기 보호- read / write 불가 영역 생성 기능메모리 보호- 각 프로세스별 영역만 접근하도록 통제 나. MMU의 주소..

교착 상태 회피 기법

Ⅰ. 교착 상태 회피 기법, wait-die, wound-wait의 개념- 교착상태 회피기법의 일종으로 타임스탬프를 활용하여 wait(대기)-die(복귀) 또는, wound(가로챔)-wait(대기) 처리하는 기법 Ⅱ. wait-die와 wound-wait의 알고리즘구분개념도알고리즘wait-die- 타임스탬프의 우선순위가 높은 프로세스가 접근시 wait(대기)- 타임스탬프의 우선순위가 낮은 프로세스가 접근시 die(복귀)wound-wait- 타임스탬프의 우선순위가 높은 프로세스 접근시 wound(선점)- 타임스탬프의 우선순위가 낮은 프로세스 접근시 wait(대기)- 프로세스 재시작에도 timestamp 값을 유지하여 starvation 문제 해결 Ⅲ . wait-die와 wound-wait 비교구분wait..

뉴로모픽칩

Ⅰ. 두뇌 신경회로 모방, 뉴로모픽칩 개요가. 뉴로모픽칩의 정의- CPU와 메모리가 분리된 폰노이만 병목을 해결하기 위해 뉴런-시냅스 구조의 다수의 저전력 코어로 구성된 뇌 모방 칩 나. 뉴로모픽칩의 등장 배경등장 배경상세 설명인공지능 SW 발달- 인공지능 SW 기술 발달로 고효율 컴퓨팅 파워 필요폰노이만 구조의 한계- 기존 폰노이만 구조는 메모리에 저장된 프로그램과 데이터를 순차적으로 처리하여 비효율적- 기존 구조 한계 극복과 인공지능 기술 뒷받침을 위한 새로운 HW 필요  Ⅱ. 뉴로모픽칩 구조 및 매커니즘가. 뉴로모픽칩의 구조- 뉴런-시냅스 구조로 연산 / 저장 / 통신 기능 융합하여 병목현상 제거 나. 뉴로모픽칩 구성요소구분구성요소기능시냅틱코어입력 뉴런- axon, 이전코어에서 신호 수신출력 뉴런-..